PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-058852

(43)Date of publication of application: 14.03.1988

(51)Int.CI.

H01L 21/76

(21)Application number: 61-201670

(22)Date of filing:

(71)Applicant:

OKI ELECTRIC IND CO LTD


29.08.1986 (72)Inventor: **SUZUKI KENICHI**

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To realize a complete isolation structure in a simple process which is the strong point of an anode formation method by a method wherein grooves, which penetrate an N-type semiconductor layer and reach a P-type semiconductor layer, are formed and after the grooves are filled with a P-type semiconductor, an anode formation treatment is performed, the whole region of the P-type semiconductor and the P-type semiconductor layer just under the N-type semiconductor layer are covered into a porous semiconductor layer and the porous semiconductor layer is converted into an oxide film.

CONSTITUTION: Opening parts 26 are provided in a nitride film 25 and an oxide film 24 for buffering, grooves 27 to reach a P-type Si substrate 21 are formed, a P-type poly Si layer 28 is deposited to fill the grooves 27, the poly Si layer 28 is etched back and the poly Si layer 28 is made to remain only in the interiors of the grooves 27. Then, the P-type poly Si layer 28 and the P-type Si substrate 21 are converted into a porous Si layer 29. Then, the porous Si layer 29 is converted into a porous Si oxide film 30 using the nitride film 25 as a mask, the nitride film 25 and the oxide film 24 for buffering are removed and an n-type element forming region 31 consisting of an n+ buried diffusion layer 22 and an n- epitaxial layer 23 is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-58852

⑤Int.Cl.¹

識別記号

沖電気工業株式会社

庁内整理番号

❸公開 昭和63年(1988)3月14日

H 01 L 21/76

P - 7131 - 5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

顋

①出

半導体集積回路装置の製造方法

②特 顧 昭61-201670

愛出 願 昭61(1986)8月29日

砂発 明 者 鈴 木 研 一

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

砂代 理 人 弁理士 菊 池 弘

明 紙 客

1. 発明の名称

半導体集積回路装置の製造方法

2 特許請求の範囲

(a) N型半導体層を表面上に有するP型半導体層の選択された領域に、前記N型半導体層を貫通してP型半導体層に達する溝を形成する工程と、

(b) その隣をP型半導体で充填する工程と、

(c) そのP型半導体と前記P型半導体層に陽極化成処理を行い、P型半導体の全領域かよび、前記N型半導体層直下のP型半導体層あるいはP型半減体層の全領域を多孔質半導体層に変換する工程と、

(d) その多孔 資半導体層を酸化して酸化膜に変換 する工程とを具備することを特徴とする半導体集 報回路装置の製造方法。

3. 発明の詳細な説明

(産炎上の利用分野)

この発明は半導体集験回路装置の製造方法に係 り、特に数子分離に関するものである。 (従来の技術)

パイポーラ型半導体集積回路装置の素子分離は、古くはPN接合分離法によつていたが、紫子が微細化され集積度が増大するにつれ分離領域の面積を削減する必要が生じ、シリコン酸化酶を利用した酸化酶分離法、いわゆるアイソプレーナに移行していつた。

しかし、近年、素子の高速化への要求は均々強 まり、高速化への妨げとなる寄生容量を極力也被 化させる検討が行われている。

素子分離技術に関しては、指板・コレクを間の 寄生容針を低減化するために、素子の類面はかり でなく底面をも絶縁物で分離する完全分離構造と することが高速化に対し有効である。

完全分解構造を実現する一手段として、半週本

特開昭 63-58852 (2)

第2図に、従来技術の一例として、 関極化成法 による完全分離技術をパイポーラデバイスに適用 した場合の完全分離構造を得るまでの工程断面図 を示す。

まず、第2図(A) に示すように、P型シリコン 基板1のトランジスタを形成すべき領域の表面上 にN⁺型埋込拡散層2を形成した後、全表面上にN⁻ 型エピタキシャル層3を形成する。さらに、その N⁻型エピタキシャル層3の全表面上に級衝用散化 験4、窒化シリコン験(以下窒化與と呼ぶ)5を

に拡がる。そして、ことでは、N⁺型埋込拡散層 2 の全底面が多孔質化されるまで陽極化成処理を行うもので、これにより、P⁺型拡散層 7 と P 型シリコン基板 1 の表面例が多孔質シリコン層 8 に変換された第 2 図 (c) の構造が得られる。

その後、同第2図(D) に示すように、選化膜5と設備用酸化膜4を除去するもので、以上により、N[†]型埋込拡散層2とその上のN^{*}型エピタキシャル

次に、第2図(B) に示すように、通常の写真会 刻法により登化膜 5 かよび緩衝用酸化膜 4 に閉口 郡6を形成し、との閉口部6を通してN⁻型エピタ キシャル層 3 中へP⁺型不純物を拡散し、P⁺型拡散 層7を形成する。とのP⁺型拡散層 7 は、少なくと

順次形成する。

もP型シリコン菇板1に到達するまで深く拡散する必要がある。

層 3 が前記多孔質シリコン酸化與 9 で完全分離された第 2 図 (D) に示すような完全分離構造が得られる。

以上のように、陽極化成法により形成される多 孔質シリコン層を利用した完全分離法は、プロセスが比較的簡単で有効な方法であると言える。 (発明が解決しようとする問題点)

しかるに、上記従来技術では、1~3 μm 厚のエピタキシャル層 3 中へ P+型拡散を行うためP+型拡散層 7 の横方向拡散が大きく、また、写真食刻法を用いてのN+型埋込拡散層 2 の形成が必要なため、P型拡散用の開口部 6 を形成する際のマスク台わせ余裕を見込む必要があり、これらから分離領域幅の紹小に限界を与えると云う問題点があった。

この発明は、以上述べた分離領域の微細化を行いたくいという従来技術の問題点を除去して、 陽極化成法の特長である簡単なプロセスで完全分離構造を実現することのできる半導体集制回路装置の製造方法を提供することを目的とする。

特開昭63~58852 (3)

(問題点を解決するための手段)

この発明は、完全分離構造を有する半導体集役 同路装置の製造方法にかて、N型半導体層をを 面上に有するP型半導体層の選択された領域に 前記N型半導体層を貫通してP型半導体層に でのP型半導体層を即型半導体で関極を化成 理を行い、P型半導体層を成成と 理を行い、P型半導体層を 単導体層で でのP型半導体層を でのP型・

(作用)

このような方法においては、N型およびP型半 遊体層に形成される際によつて素子分離領域幅が 決定される。また、海形成によつて不要部分が除 去されるようになるので、P型半導体層の最面全 体にN型半導体層の一部として埋込拡散層を形成 しておくことができ、その結果、前配牌を形成す る際にマスク合わせ余裕を考慮する必要がなくな

との場合、シリコン基板21はP型に限らずN型 も可能となる。

次に、第1図(B) に示すように、通常の写真食 刻法を用いて茶子分離領域となるべき領域の選化 膜25かよび緩衝用酸化膜24に幅1~3μmの 開口部26を設け、さらにこの開口部26を通し て、シリコン茜板表面に対して垂直にエピタキシ ヤル層23かよびN⁺型埋込拡散層22を貫通して P型シリコン茜板21に選する深さ4~6μmの 海27を形成する。

税いて、乗1回 (C) に示すよりに、全要循に埋込材料として、P迦不純物であるポロンを添加したP型多結晶シリコン層28を厚く(2~4μm) 堆積して海27を埋める。その後、第1回 (D) に示すよりに、公知の方法により多結晶シリコと層 をエッチパックし、弾27の内部にのみ多結晶シリコン層で、な過当な深らに、など、多結晶シリコン層中へのポロンの流

(寒焔 例)

る。

以下、との発明の半導体集積回路装置の製造方法の一実施例について図面に基づき取明する。 第1図(A)~(G)は一実施例の工程断面図である。

との図示の一実施例は、この発明をパイポーラ型半導体集材回路装置に適用したものであるが、 この発明の適用範囲は、これに限るものではなく、 MOS型その他の半導体集材回路装置に適用する ことも可能である。

まず、第1図 (A) は、P型シリコン基板21の全面に厚み1~2μmの N⁺型埋込拡散層22を形成し、その上に1~3μm厚の N⁻型エピタキシャル層23を形成し、更に200~500 A 厚の短に ありコン Q (以下窒化 Q と呼ぶ)25を M 次形 成したものである。なか、後工程のシリコン 基位 C の財 低化 成処理を 容易にするため、N⁺ 型 埋込 拡散層22の形 成前に 又に P⁺型 埋込 拡散層を必要に に C 全面 に 形 成してもよい (図には示していない)。

加方法は、該多結晶シリコン層の気相化学成長中 に添加する方法に限るものではなく、無添加の多 結晶シリコン層を堆積させ落27を埋め、エッチ ペックにより得27の内部にのみ多結晶シリコン 層を残存形成した後に、多結晶シリコン層中での ポロンの拡散速度が速いことを利用して、多結晶 シリコン層中へ選択的にポロン拡散を行つてもよ

次に、量化膜25をマスクとして熱酸化処理を

特開昭 G3-58852 (4)

行い、第1図 (F) に示すように多孔質シリコン暦 29を多孔質シリコン酸化製30に変換する。

数後に、第1図(G) に示すように選化膜25と 緩衝用酸化膜24を除去するもので、以上により、 多孔質シリコン酸化膜30で完全分離されたN⁺型 埋込拡散層22とN⁻型エピタキシヤル層23から なるN型の素子形成領域31が得られる。

なお、上記一実施例では、N⁺型埋込拡散層 2 2 直下の P 型シリコン 基板部分のみを多孔シリコン 層 2 9 とし、 更に多孔質シリコン酸化膜 3 0 に変換したが、 P 型シリコン 基板 2 1 の全領域を 多孔 質シリコン層とし、 更に多孔質シリコン 酸化 駆に 変換してもよい。

(発明の効果)

以上詳細に説明したように、この発明の方法によれば、N型半導体層を表面上に有するP型半導体層の選択された領域に前配N型半導体層を貫通してP型半導体層に達する漢を形成し、その溝をP型半導体で想めた後、陽極化成反応を進行させるようにしたので、従来方法で問題となつていた


生容量や浮遊容量が大幅に低波されるばかりでなく、 分離領域縮小による集積度の向上が図れるとともに、配線長の短縮により配線遅延を低波する ことができるので、高速高集後パイポーラデバイスの実現が可能となる。

4. 図面の簡単な説明


第1図はこの発明の半導体集積回路装置の製造方法の一実施例を示す工程断面図、第2図は従来技術の一例を示す工程断面図、第3図は陽極化成処理工程の配線図である。


2 1 … P 型シリコン基板、2 2 … N[†]型埋込拡散層、2 3 … N^{*}型エピタキシャル層、2 7 … 群、2 8 … P 型多結晶シリコン層、2 9 … 多孔質シリコン酸、3 0 … 多孔質シリコン酸化膜。

これらのように、この発明の製造方法によれば、 要面が平坦で、パターン寸法変換差の殆どない数 細な分離領域幅を有する理想的な完全分離構造が 得られ、その結果、例えばバイボーラ型半導体集 精固路装置に適用すれば、コレクター装板間の等



特別昭63-58852 (5)





第 1 図

